

Manual de laboratorio de sistemas electrónicos digitales

(modalidad en híbrida)

Teoría y Práctica

Autores: Juan Angel Garza Garza, Dra. Norma Patricia Puente Ramirez e M. C. Jesus Daniel Garza Camarena.

Primera edición, enero 2022

©Universidad Autónoma de Nuevo León

Facultad de Ingeniería Mecánica y Eléctrica

Pedro de Alba S/N

Cd. Universitaria

San Nicolás de los Garza N.L.

México Cp 66450

<http://WWW.FIME.UANL.MX>

Tel. (0181) 83294020 Ext. 5921

Email: jagarza@uanl.mx

<http://jagarza.fime.uanl.mx/>

Impreso en FIME UANL México

ISBN:

Sesión 2

Operadores lógicos con dispositivos de función fija TTL

Objetivos particulares

Durante el desarrollo de esta sesión el estudiante asociará el símbolo, con la expresión matemática y la tabla de verdad, de los operadores lógicos **And**, **Or**, **Not**, **Nand**, **Nor**, **Exor**. Por medio de la obtención experimental de la tabla de verdad mediante la conexión física de circuitos Integrados (Chips, dispositivos de función fija), según los dibujos proporcionados, implementados en una tablilla de conexiones.

Elementos de competencia

Para la modalidad en línea

Identificar los operadores AND, OR, NOT, EXOR, NAND, NOR y EXNOR por su símbolo, expresión matemática tabla de verdad.

Obtener la tabla de verdad de cada uno de los operadores listados a continuación mediante la simulación del programa PROTEUS.

| AND | OR | EXOR | NOT | NAND | NOR |
|----------|----------|----------|----------|----------|----------|
| SN74LS08 | SN74LS32 | SN74HC86 | SN74LS04 | SN74LS20 | SN74LS27 |

Generar las evidencias de funcionamiento mediante un video corto o un GIF animado usando el programa SCREENTOGIF.

Comunicar el procedimiento y los resultados en forma oral y de un reporte escrito.

Material a utilizar

Programa de aplicación:

Proteus para la simulación de los circuitos solicitados.

Tinker Cad para la simulación en una tablilla de conexiones.

Screen to Gif para generar animaciones para las evidencias de funcionamiento.

Fundamento Teórico

Operaciones Booleanas

En las operaciones Booleanas cada variable puede tomar solo dos valores:

- Verdadero que se representa por medio de un 1 (uno lógico).
- Falso que es representado por medio de un 0 (cero lógico).

Operador And (Y) Condición


(Situación o circunstancia indispensable para la existencia de otra www.rae.es)

La operación **And** está relacionada con el término de condición y es exactamente igual que la multiplicación ordinaria de **unos** y **ceros**.

La salida **1** ocurre sólo en el único caso donde todas las entradas son **1**.

La salida es **cero** cuando una o más de las entradas son igual **0**.

El símbolo utilizado en los diagramas de la operación And de dos entradas A y B y su salida S se muestra en la siguiente figura.



La expresión matemática de esta operación puede ser representada por:

$$S = A B, \text{ o también } S = A * B, S = A \cap B, S = A \& B.$$

En otras palabras, la operación And se puede representar por medio de un circuito que opera en forma tal que su salida es ALTA (1), sólo cuando todas sus entradas son ALTAS.

O también su salida es BAJA con cualquiera que sus entradas son BAJAS.


La Tabla de Verdad para la operación And de dos entradas A y B y la salida S se muestra a continuación:

| | Entradas | | Salida |
|---|----------|---|--------|
| m | A | B | S |
| 0 | 0 | 0 | 0 |
| 1 | 0 | 1 | 0 |
| 2 | 1 | 0 | 0 |
| 3 | 1 | 1 | 1 |


Nota: La letra **m** se refiere al número de combinación de la Tabla de Verdad.

El Circuito Eléctrico para un operador And se obtiene conectando en serie dos interruptores y en donde el foco enciende solo cuando los interruptores A y B están cerrados o en posición 1.


El Circuito Eléctrico equivalente de la operación Booleana AND es conectar dos interruptores en serie, de modo que solo encenderá el foco del circuito cuando estén cerrados ambos interruptores como lo muestra la siguiente figura:



En la teoría de conjuntos también se puede representar la operación And como la intersección $A \cap B$. y se representa por medio del diagrama de Venn.



La operación And puede ser de más de dos entradas, a continuación se muestran los circuitos y tabla de verdad de una operación de tres entradas A, B y C.





Operación And de tres entradas implementada con 2 And de dos entradas

| m | A B C | And |
|---|-------|-----|
| 0 | 0 0 0 | 0 |
| 1 | 0 0 1 | 0 |
| 2 | 0 1 0 | 0 |
| 3 | 0 1 1 | 0 |
| 4 | 1 0 0 | 0 |
| 5 | 1 0 1 | 0 |
| 6 | 1 1 0 | 0 |
| 7 | 1 1 1 | 1 |

Tabla de Verdad para una operación And de tres entradas

Distribución de terminales (pin Out)


| | |
|---|--|
|  | <p>Tomando en cuenta la muesca que esta al extremo del circuito integrado el punto en la parte de abajo se identifica la terminal 1 y de ahí en el sentido en contra del giro natural de las manecillas del reloj se numeran en orden consecutivo las demás hasta terminar en la parte superior.</p> |
| <p>Diagrama de distribución de terminales (Pin OUT) para el circuito integrado TTL SN7408 que contiene 4 operadores And de 2 entradas</p> <p>Nota: TTL es la tecnología Transistor Transistor Logic</p> |  |

Operador Or (o) o Alternativa

Alternativa (Opción entre dos cosas, una, otra o ambas)

La operación **Or** está relacionada con el término de alternativa y produce un resultado **1**, cuando cualquiera de las variables de entrada es **1**. La operación **Or**, genera un resultado de **0** sólo cuando todas las variables de entrada son **0**.



El símbolo de la operación Or se muestra en la figura adjunta, La expresión matemática de la operación **Or** es: $S = A + B$ o también $S = A \cup B$, $X = A \# B$.



| m | Entradas | | Salida |
|---|----------|---|--------|
| | A | B | S |
| 0 | 0 | 0 | 0 |
| 1 | 0 | 1 | 1 |
| 2 | 1 | 0 | 1 |
| 3 | 1 | 1 | 1 |

La **Tabla de Verdad** para la operación **Or** de dos entradas **A** y **B** y la salida **S** se muestra a continuación:

Circuito Eléctrico para un operador **Or** en donde el foco enciende cuando cualquiera de los interruptores **A** o **B** están en posición **1** o ambos (cerrados).



La operación **OR** en un diagrama Venn representa con la unión $A \cup B$.





Diagrama de la distribución de terminales (Pin Out) del Circuito integrado TTL SN7432 con 4 operadores **Or** de 2 entradas.



| m | A | B | C | Or |
|---|---|---|---|----|
| 0 | 0 | 0 | 0 | 0 |
| 1 | 0 | 0 | 1 | 1 |
| 2 | 0 | 1 | 0 | 1 |
| 3 | 0 | 1 | 1 | 1 |
| 4 | 1 | 0 | 0 | 1 |
| 5 | 1 | 0 | 1 | 1 |
| 6 | 1 | 1 | 0 | 1 |
| 7 | 1 | 1 | 1 | 1 |

Operación Or de tres entradas
implementada con 2 Or de dos entradas

Tabla de Verdad para una operación Or
de tres entradas

Operador Not (negar)

La operación **Not** (negar) está definida para una sola variable y es muy simple ya que solo tiene dos posibilidades si la entrada es cero la salida es igual a uno y viceversa.

| Símbolo | Tabla de Verdad | Circuito integrado TTL con 6 operadores Not SN7404 | | | | | | | | | |
|--|--|---|---|-----------|---|---|---|---|---|---|--|
| <p>Not</p> <p>A — Not — \bar{A}</p> <p>$F_{(A)} = A', \neg A$</p> | <table> <tr> <th>m</th><th>A</th><th>\bar{A}</th></tr> <tr> <td>0</td><td>0</td><td>1</td></tr> <tr> <td>1</td><td>1</td><td>0</td></tr> </table> | m | A | \bar{A} | 0 | 0 | 1 | 1 | 1 | 0 | |
| m | A | \bar{A} | | | | | | | | | |
| 0 | 0 | 1 | | | | | | | | | |
| 1 | 1 | 0 | | | | | | | | | |

Operador Exor (Or Exclusiva)

Alternativa Exclusiva (Opción entre dos cosas, una, otra *pero no ambas*)

La operación **Exor** produce un resultado **1**, cuando un número impar de variables de entrada valen **1**.

El símbolo de la compuerta **Exor** se muestra en la figura adjunta, y la expresión matemática para una compuerta **Exor** de 2 entradas es: $S = A \oplus B$, $A \$ B$






| | Entradas | | Salida |
|---|----------|---|--------|
| m | A | B | S |
| 0 | 0 | 0 | 0 |
| 1 | 0 | 1 | 1 |
| 2 | 1 | 0 | 1 |
| 3 | 1 | 1 | 0 |

La **Tabla de Verdad** para la compuerta **Exor** de dos entradas **A** y **B** y la salida **S** se muestra a continuación:


Tabla de Verdad

El interruptor usado en el circuito eléctrico para la demostración del **Exor** es diferente a los utilizados en los circuitos de la And y Or, este interruptor es conocido como un tiro y dos polos como se muestra en la figura.





Circuito Eléctrico para un operador **Exor** en donde el foco enciende cuando cualquiera de los interruptores **A** o **B** están en posición **1** pero no ambos (cerrados).

En un Diagrama de la teoría de conjuntos la operación **Exor** se representa con el área iluminada.



Circuito integrado TTL con 4 operadores **Exor** de 2 entradas SN7486.



Operación Exor de tres entradas implementada con 2 Exor de dos entradas


| m | A B C | Exor |
|---|-------|------|
| 0 | 0 0 0 | 0 |
| 1 | 0 0 1 | 1 |
| 2 | 0 1 0 | 1 |
| 3 | 0 1 1 | 0 |
| 4 | 1 0 0 | 1 |
| 5 | 1 0 1 | 0 |
| 6 | 1 1 0 | 0 |
| 7 | 1 1 1 | 1 |

Tabla de Verdad para una operación Exor de tres entradas

Operador Nand (And negada).

La operación **Nand** es el negado de la salida de la operación **And**.

El símbolo de la compuerta **Nand** se muestra en la figura adjunta. La expresión matemática de la compuerta **Nand** puede ser descrita como: $S=AB$, $(A \text{ B})'$ o también $S = A \uparrow B$, $\overline{(A \& B)}$.




En otras palabras, la compuerta **Nand** es un circuito que opera en forma tal que su salida es **BAJA**, sólo cuando todas sus entradas son **ALTAS**. O también su salida es **ALTA** con cualquiera de sus entradas son **BAJAS**.

La **Tabla de Verdad** para la compuerta **Nand** de dos entradas **A** y **B** y la salida **S** se muestra a continuación:

| m | Entradas | | Salida |
|---|----------|---|--------|
| | A | B | S |
| 0 | 0 | 0 | 1 |
| 1 | 0 | 1 | 1 |
| 2 | 1 | 0 | 1 |
| 3 | 1 | 1 | 0 |


Distribución de terminales del Circuito integrado TTL SN7400 con 4 operadores **Nand** de dos entradas.



Operador Nor (Or negada).

La operación **Nor** es el negado de la salida de la operación **Or**.

El símbolo de la compuerta **Nor** se muestra en la figura adjunta. La expresión matemática de la compuerta **Nor** es: $S = A+B$, $(A+B)'$ o también $S = A \downarrow B$, $\downarrow(A \# B)$.




En otras palabras, la compuerta **Nor** es un circuito que opera en forma tal que su salida es **BAJA**, cuando cualquiera sus entradas son **ALTAS**. O también su salida es **ALTA** solo cuando todas sus entradas son **BAJAS**.

La **Tabla de Verdad** para la compuerta **Nor** de dos entradas **A** y **B** y la salida **X** se muestra en la figura a la derecha:

| m | Entradas | | Salida |
|---|----------|---|--------|
| | A | B | S |
| 0 | 0 | 0 | 1 |
| 1 | 0 | 1 | 0 |
| 2 | 1 | 0 | 0 |
| 3 | 1 | 1 | 0 |

Distribución de terminales del circuito integrado TTL SN7402 con 4 operadores **Nor** de 2 entradas




Operador Exnor (Exor negado).

Símbolo y Tabla de verdad para dos entradas.



| m | Entradas | | Salida |
|---|----------|---|--------|
| | A | B | S |
| 0 | 0 | 0 | 1 |
| 1 | 0 | 1 | 0 |
| 2 | 1 | 0 | 0 |
| 3 | 1 | 1 | 1 |

Distribución de terminales del circuito integrado TTL SN74266 con 4 operadores **Exnor** de 2 entradas.





Actividad de aprendizaje.

En la medida de lo posible (sesión presencial)


Armar en la tablilla de conexiones (Protoboard) los circuitos abajo mostrados para comprobar las tablas de verdad de cada uno de los operadores **And**, **Or**, **Exor**, **Nand** y **Nor**, de dos entradas llamadas **A**, **B** alimentadas eléctricamente por medio de un **DIP SW**, obtener la salida en un **LED** que indique encendido cuando la salida sea uno y apagado cuando la salida tenga el valor de cero, utilizando los integrados SN7408, SN7432, SN7486, SN7400, SN7402 y SN7404.

1.- Efectúe las conexiones para obtener el circuito mostrado en la figura, obtenga los valores de salida para las combinaciones de Entrada **00**, **01**, **10** y **11** (Tabla de Verdad) de la operación **Nand** con su circuito integrado 7400.




Asegure que la Terminal positiva de 5 Volts de Directa se conecte a la Terminal 14 del circuito y la negativa Gnd. a la Terminal 7, el conectar incorrectamente o proporcionar un voltaje mayor a 5 V puede dañar el circuito integrado.

2.- Efectúe las conexiones del circuito integrado **SN7408** mostrado en la figura para obtener los valores de Salida para las combinaciones de Entrada **00**, **01**, **10** y **11** (Tabla de Verdad) de la operación **And** con su circuito.




3.- Efectúe las conexiones del circuito integrado SN7432 mostrado en la figura para obtener los valores de Salida para las combinaciones de Entrada **00, 01, 10 y 11** (Tabla de Verdad) de la operación **Or**.

¿Si se dejara una terminal de entrada (terminales 1 o 2) sin conectar que valor tomaría cero o uno ?




4.- Efectúe las conexiones del circuito integrado SN7402 mostrado en la figura para obtener los valores de Salida para las combinaciones de Entrada **00, 01, 10 y 11** (Tabla de Verdad) de la operación **Nor**.

Note que la distribución de terminales es diferente a los circuitos anteriores.



5.- Efectúe las conexiones del circuito integrado SN7486 mostrado en la figura para obtener los valores de Salida para las combinaciones de Entrada **00, 01, 10 y 11** (Tabla de Verdad) de la operación **Exor**.









Recomendaciones:

- 1.- Tenga cuidado al insertar el circuito integrado en la tablilla de conexiones así como al quitarlo, se sugiere que con la ayuda de una pluma o lápiz despegue ligeramente de un extremo y posteriormente el otro así hasta liberarlo completamente.
- 2.-Asegure que el voltaje alimentado a los circuitos sea por lo menos 4.5 y no mayor de 5.5 Volts y con la polaridad correcta.
- 3.-Asegure la ubicación del circuito integrado identificando las terminales correctamente, consultado la hoja de datos proporcionada por el fabricante.

Actividad de aprendizaje. modalidad en línea

6.- En el programa Proteus realice el diagrama, la simulación y obtenga la tabla de verdad de los operadores booleanos abajo mostrados:

| Operador | Circuito | Tabla de Verdad | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | |
|--|---|--|---|---|---|---|---|---|---|---|---|--|---|---|---|---|--|---|---|---|---|--|---|---|---|---|--|---|---|---|---|--|---|---|---|---|--|---|---|---|---|--|---|---|---|---|--|
| <div>And</div> <div>SN74LS08</div> <div></div> | <div></div> | <table><tr><th>m</th><th>A</th><th>B</th><th>C</th><th>S</th></tr><tr><td>0</td><td>0</td><td>0</td><td>0</td><td></td></tr><tr><td>1</td><td>0</td><td>0</td><td>1</td><td></td></tr><tr><td>2</td><td>0</td><td>1</td><td>0</td><td></td></tr><tr><td>3</td><td>0</td><td>1</td><td>1</td><td></td></tr><tr><td>4</td><td>1</td><td>0</td><td>0</td><td></td></tr><tr><td>5</td><td>1</td><td>0</td><td>1</td><td></td></tr><tr><td>6</td><td>1</td><td>1</td><td>0</td><td></td></tr><tr><td>7</td><td>1</td><td>1</td><td>1</td><td></td></tr></table> | m | A | B | C | S | 0 | 0 | 0 | 0 | | 1 | 0 | 0 | 1 | | 2 | 0 | 1 | 0 | | 3 | 0 | 1 | 1 | | 4 | 1 | 0 | 0 | | 5 | 1 | 0 | 1 | | 6 | 1 | 1 | 0 | | 7 | 1 | 1 | 1 | |
| m | A | B | C | S | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | |
| 0 | 0 | 0 | 0 | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | |
| 1 | 0 | 0 | 1 | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | |
| 2 | 0 | 1 | 0 | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | |
| 3 | 0 | 1 | 1 | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | |
| 4 | 1 | 0 | 0 | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | |
| 5 | 1 | 0 | 1 | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | |
| 6 | 1 | 1 | 0 | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | |
| 7 | 1 | 1 | 1 | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | |
| <div>Or</div> <div>SN74LS32</div> <div></div> | <div></div> | <table><tr><th>m</th><th>A</th><th>B</th><th>C</th><th>S</th></tr><tr><td>0</td><td>0</td><td>0</td><td>0</td><td></td></tr><tr><td>1</td><td>0</td><td>0</td><td>1</td><td></td></tr><tr><td>2</td><td>0</td><td>1</td><td>0</td><td></td></tr><tr><td>3</td><td>0</td><td>1</td><td>1</td><td></td></tr><tr><td>4</td><td>1</td><td>0</td><td>0</td><td></td></tr><tr><td>5</td><td>1</td><td>0</td><td>1</td><td></td></tr><tr><td>6</td><td>1</td><td>1</td><td>0</td><td></td></tr><tr><td>7</td><td>1</td><td>1</td><td>1</td><td></td></tr></table> | m | A | B | C | S | 0 | 0 | 0 | 0 | | 1 | 0 | 0 | 1 | | 2 | 0 | 1 | 0 | | 3 | 0 | 1 | 1 | | 4 | 1 | 0 | 0 | | 5 | 1 | 0 | 1 | | 6 | 1 | 1 | 0 | | 7 | 1 | 1 | 1 | |
| m | A | B | C | S | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | |
| 0 | 0 | 0 | 0 | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | |
| 1 | 0 | 0 | 1 | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | |
| 2 | 0 | 1 | 0 | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | |
| 3 | 0 | 1 | 1 | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | |
| 4 | 1 | 0 | 0 | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | |
| 5 | 1 | 0 | 1 | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | |
| 6 | 1 | 1 | 0 | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | |
| 7 | 1 | 1 | 1 | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | |
| <div>Exor</div> <div>SN74HC86</div> <div></div> | <div></div> | <table><tr><th>m</th><th>A</th><th>B</th><th>C</th><th>S</th></tr><tr><td>0</td><td>0</td><td>0</td><td>0</td><td></td></tr><tr><td>1</td><td>0</td><td>0</td><td>1</td><td></td></tr><tr><td>2</td><td>0</td><td>1</td><td>0</td><td></td></tr><tr><td>3</td><td>0</td><td>1</td><td>1</td><td></td></tr><tr><td>4</td><td>1</td><td>0</td><td>0</td><td></td></tr><tr><td>5</td><td>1</td><td>0</td><td>1</td><td></td></tr><tr><td>6</td><td>1</td><td>1</td><td>0</td><td></td></tr><tr><td>7</td><td>1</td><td>1</td><td>1</td><td></td></tr></table> | m | A | B | C | S | 0 | 0 | 0 | 0 | | 1 | 0 | 0 | 1 | | 2 | 0 | 1 | 0 | | 3 | 0 | 1 | 1 | | 4 | 1 | 0 | 0 | | 5 | 1 | 0 | 1 | | 6 | 1 | 1 | 0 | | 7 | 1 | 1 | 1 | |
| m | A | B | C | S | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | |
| 0 | 0 | 0 | 0 | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | |
| 1 | 0 | 0 | 1 | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | |
| 2 | 0 | 1 | 0 | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | |
| 3 | 0 | 1 | 1 | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | |
| 4 | 1 | 0 | 0 | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | |
| 5 | 1 | 0 | 1 | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | |
| 6 | 1 | 1 | 0 | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | |
| 7 | 1 | 1 | 1 | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | |

Considere en los Diodos emisores de luz (led's) utilizados en la entada que el Voltaje inverso en terminales (forward voltage) sea de 1.2 V y de tipo analogico como un LED comercial.

NOT 74LS04

| m | A | S |
|---|---|---|
| 0 | 0 | |
| 1 | 1 | |

NAND SN74LS20

| m | A | B | C | D | S |
|----|---|---|---|---|---|
| 0 | | | | | |
| 1 | | | | | |
| 2 | | | | | |
| 3 | | | | | |
| 4 | | | | | |
| 5 | | | | | |
| 6 | | | | | |
| 7 | | | | | |
| 8 | | | | | |
| 9 | | | | | |
| 10 | | | | | |
| 11 | | | | | |
| 12 | | | | | |
| 13 | | | | | |
| 14 | | | | | |
| 15 | | | | | |

NOR SN74LS27


| m | A | B | C | S |
|---|---|---|---|---|
| 0 | | | | |
| 1 | | | | |
| 2 | | | | |
| 3 | | | | |
| 4 | | | | |
| 5 | | | | |
| 6 | | | | |
| 7 | | | | |

7.- Genere una animación o video corto para cada uno de los operadores en donde se muestre todas y cada una de las combinaciones, con el programa Screen to Gif o equivalente.

8. Consulte para cada uno de los operadores utilizados en esta sesión las hojas de datos (datasheet) de sus fabricantes y obtenga:

- a) Distribución de terminales (Pin Out).
- b) Tabla de funcionamiento.
- c) Voltajes de alimentación mínimo, normal y máximo.
- d) Voltaje mínimo para considerarlo un uno lógico.
- e) Voltaje máximo para considerarse como cero lógico.
- f) Corriente máxima de salida IOL
- g) Rango de la temperatura de operación.

9.- Efectué la interconexión y simulación de las compuertas mostradas en la figura abajo mostrada en **Tinker Cad** y capture la animación de las cuatro combinaciones posibles con Screen to Gif.



Cuestionario:

- ¿Quién desarrolló el Algebra Booleana?
- ¿Qué valor lógico se considera cuando una entrada no está conectada a la entrada del circuito integrado? (*pruebe con el operador Or 7432*)
- ¿Cuál es el significado de TTL?
- ¿Cuál es el significado de Vcc?
- ¿Cuál es el significado de Gnd?
- ¿Cuáles son los valores máximo y mínimo de voltaje de alimentación para que funcione correctamente un circuito típico TTL? (consulte los datos en la hoja del fabricante (www.ti.com) por lo menos dos circuitos diferentes por ejemplo SN7408 y SN74LS86).
- ¿Mencione las dos Tecnologías de las familias lógicas más usadas para los circuitos integrados digitales?

Reporte anexar a estas hojas lo siguiente:

(lista de Cotejo, Check List)

| | |
|---|--|
| 1 | Portada con datos completos. |
| 2 | Diagrama en Proteus |
| 3 | Tabla de combinaciones |
| 4 | Valores del fabricante solicitados |
| 5 | Imágenes de los operadores solicitados en Tinker Cad |
| 6 | Cuestionario contestado |
| 7 | Conclusiones |
| 8 | Recomendaciones |
| 9 | Referencias Bibliográficas |

Subir a Google Classromm en un formato rar o zip, los siguientes archivos entregables

Archivos entregables

| | | |
|---|---------------------|-------------|
| Reporte completo | Archivo de diagrama | animaciones |
| PDF | PROTEUS | GIF |
| Todos incluidos en un solo archivo ZIP o RAR llamado LWXNLY. ,W=día, X=hora, Y=No. de lista en un archivo ZIP o RAR | | |